5 月 25 日，由电气电子工程师学会（IEEE）举办的「海外电路系统研讨会」ISCAS 2026 在上海举行。

在会上，华为半导体业务部总裁何庭波进行了题为《半导体新旅途探索与实践》的演讲，刻毒了一个全新的半导体发展定律：

应当以「时候缩微」替代「几何缩微」行动半导体与电子系统演进的新引导原则，通过逻辑折叠（LogicFolding）等改进时刻，握续压缩信号传播时延、擢升晶体管密度，从而杀青半导体与电子系统的握续演进。

图｜微博 @东谈主民日报

这个足以与年过半百的「摩尔定律」并驾皆驱的新表面，被华为称为「韬定律」（Tau Scaling Law）。

什么是韬定律

关于韬定律，咱们当先需要知谈的是：

「韬定律」里的「韬」不像摩尔定律那样，代表某个东谈主的名字，而是集成电路想象中的时候常数 τ（希腊字母 tau）。

τ 自己的意见十分浅显，它代表了电路中信号电压发生转变（充电或放电）的快慢进度，不错用基本公式 τ = 电阻R × 电容C 来蓄意。

更粗率地说——天然咱们频繁将芯片二进制信号 0 和 1 贯通成「非此即彼」的情景，两者之间是蓦然切换的，但在现实宇宙中并非如斯。

由于芯片和导线里面存在着多样体式的电阻和电容，示意 0 和 1 的电信号其实不是蓦然跳变的。

这种信号变化更像是电板一样：充电快满了才算「1」，险些把电放空才算「0」。

而在「从空充满」和「从满放空」之间会有一个极为一刹的切换时候，这个时候便是 τ 。

因此，你不错把 τ 贯通成和 GHz 近似的「频率参数」，两者是相得益彰的——

τ 值越低，芯片分裂 0 和 1 的速率就越快，晶体管开良善换的频率就越快，芯片每秒钟履行教导的速率 GHz 天然也越高。

以前五十多年里，晶体管的体积占芯片大头，τ 蔓延的主要起头是晶体管，摩尔定律引导下优化晶体管的体积关于频率擢升的收益是显贵的。

如今 3nm、2nm 晶体管我方的蔓延极小，但周围导线被动作念得极细，反而导致内阻升高、τ 变大，宏不雅发扬便是芯片提频越来越辛劳。

恰是在这种配景下，华为的「韬定律」刻毒换个标的，不再以晶体管密度行动芯片将来发展的揣度尺度——

晶体管密度自己还是不再是制约频率的主要身分了，将来何如通过其他玄虚技能责难 τ 值，才是擢升芯片频率和着力的新追求。

立体堆叠将成为主流

再回看何庭波的那句话，就不错看到华为不仅刻毒了一个面向将来的定律，也给出了新定律之下芯片发展的具体本领之一：逻辑折叠（LogicFolding）。

这个词看上去十分魁岸上，但它代表的东西很浅显——芯片立体堆叠。

换言之，既然如今导线成为了蔓延的主要起头，那就将正本铺在平面的电路想象成 3D 结构，幸免导线绕路、责难内阻，K·体育世界杯(中国)官方网站从而优化 τ 蔓延。

这也恰是全球主要芯片想象商和制造商们集体聘用的谈路。

英特尔的 Foveros、AMD 的 3D V-Cache 以及台积电的 SoIC，试验上都是芯片判辨立体想象的不同决策。

这么一来，正本「绕几百微米的路」形成了「爬几十微米的楼」，导线的电阻和寄生电容都不错有用责难，优化 τ 蔓延、擢升宏不雅频率。

除了通过立体堆叠镌汰判辨长度以外，系数这个词半导体行业也在一口同声地转向另一项时刻：后头供电（Backside Power Delivery）。

凭据蓄意，在 5nm 及以下节点，供电网罗自己需要蹧跶晶圆名义近 40% 的面积资源。

这就导致信号线为了给供电线和其他结构让开，往往需要在布线上反复间接：

图｜哔哩哔哩 @极客湾

再加上我方被晶体管挤压得越来越细，效果便是显贵加多信号线的平均长度和寄生电容，导致 τ 蔓延失控。

而英特尔的 PowerVia 搭配 RibbonFET 晶体管时刻，在考试中不错杀青逾越 90% 的尺度单位面积应用率，极大减少了芯片布线的压力。

现在天然无从得知华为正在研发何种芯片后头供电网罗（BSPDN）时刻，但不错明确的是，逻辑折叠时刻还是将供电性能商量在内了：

……在电路层面：给与 LogicFolding 架构冲破传统电路布局的物理截止，显贵镌汰要门道径布线，有用责难信号传播的电阻和电容负载，最终擢升晶体管密度和电路性能。

麒麟何时回顾

在看过上头一大堆时刻术语之后，全球最思知谈的细目唯有一件事：

我什么时候能买到？

关系词 ISCAS 2026 仅仅一个时刻论坛，何庭波在会上刻毒的亦然一个「定律意见」，两者都更偏向表面引导边界。

而无人不晓，表面调遣成具有平庸影响力的家具还需要时候。

凭据华为官方的先容，在以前的六年里，华为已基于韬定律想象并量产了 381 款芯片，职业于广宽行业、边界和商场客户。

而首款给与逻辑折叠时刻的麒麟芯片将在本年秋季发布，约略率是 Mate 90 系列家具，不错看作是华为立体堆叠决策在大师商场的首秀。

而到 2031 年，华为基于韬定律想象的高端芯片晶体管密度将会达到等效 1.4nm（14Å）工艺的水平。

直到其时，咱们才有契机看到一个「逻辑折叠+后头供电」的华为芯片的终极形状。

值得注重的是，韬定律、逻辑折叠等等时刻并不单限于手机——

别忘了，如今的华为电脑、电视、平板等等所使用的芯片，试验上都是麒麟的同源家具。

而更迫切的扮装，比如将来华为昇腾蓄意（Ascend）系列的 AI 责罚器、蓄意卡、职业器集群等等家具，无疑将会是韬定律的第一批受益者。

图｜华为

相通在 ISCAS 2026 上，何庭波还说谈：

……将来一定属于通达和洽。在半导体演进的旅途上，莫得一家企业不错独自完成系数谜底。

在韬定律的旅途下，咱们期待与全球科学家、工程师和产业伙伴细密和洽，共同股东半导体与电子产业握续发展。

当进程反复更新的摩尔定律依然难以客不雅反应现实的时候K体育世界杯中国官网首页，时刻行业是时候探索一个新的引导表面了。

一分彩app2026世界杯中国官方下载 　　声明：新浪网独家稿件，未经授权不容转载。 -->